# (19) 世界知的所有権機関 国際事務局



# A TRONG BUILDING DE BOOK REED BOOK COURT BUILD BUILD

# (43) 国際公開日 2005 年6 月16 日 (16.06.2005)

**PCT** 

# (10) 国際公開番号 WO 2005/055427 A1

(51) 国際特許分類<sup>7</sup>: H03K 19/00, 3/356, G09G 3/20, 3/30, H05B 33/14

(21) 国際出願番号:

PCT/JP2004/017529

(22) 国際出願日:

2004年11月18日(18.11.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-401274 2003年12月1日(01.12.2003) J

- (71) 出願人 (米国を除く全ての指定国について): ソニー 株式会社 (SONY CORPORATION) [JP/JP]; 〒1410001 東京都品川区北品川 6 丁目 7番 3 5号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 山下 淳一


(YAMASHITA, Junichi) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号 ソニー株式会社内Tokyo (JP). 内野 勝秀 (UCHINO, Katsuhide) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号ソニー株式会社内Tokyo (JP).

- (74) 代理人: 多田 繁範 (TADA, Shigenori); 〒1700013 東京 都豊島区東池袋2丁目45番2号 ステラビル501多 田特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG,

[続葉有]

(54) Title: CLOCKED INVERTER CIRCUIT, LATCH CIRCUIT, SHIFT REGISTER CIRCUIT, CIRCUIT FOR DRIVING DIS-PLAY DEVICE, AND DISPLAY DEVICE

(54) 発明の名称: クロックドインパータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置



- (57) Abstract: The invention may be applied to a flat display device using, for example, organic EL elements. A switch circuit comprising a set of transistors (TR1,TR2) that perform complementary on/off operations is used to form a series circuit. A connection midway point output of this series circuit is outputted to an inverter circuit (33). An input signal (IN) is inputted to an end of the series circuit, while an output signal of an inverter circuit (34), which corresponds to the connection midway point output of the series circuit, is supplied to the other end of the series circuit.
- (57) 要約: 本発明は、例えば有機EL素子によるフラットディスプレイ装置に適用して、相補的にオンオフ動作する1組のトランジスタTR1、TR2によるスイッチ回路により直列回路を形成すると共に、この直列回路の接続中点出力をインパータ回路33に出力し、この直列回路の一端に入力信号INを入力すると共に、他端にこの直列回路の接続中点出力に対応するインパータ回路34による出力信号を供給する。

WO 2005/055427 A1

#### 

SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### 添付公開書類:

### 一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。